Jump to content
Sign in to follow this  
Guest salimdz

Intel est fier de son Nehalem

Recommended Posts

Guest salimdz

Intel est fier de son Nehalem

 

Mardi 18 mars 2008 à 00:00

 

Avec Larrabee et l’AVX de Sandy Bridge, Intel a présenté lundi après-midi de nouveaux détails sur l’architecture de se futurs CPU Nehalem.

 

La fin du FSB

 

Pour Nehalem, les efforts d’Intel ont porté d’une part sur la bande passante disponible pour les communications sur toute la plateforme. D’abord Nehalem aura un nouveau bus système, Quick Path Interconnect (QPI), équivalent de l’HyperTransport d’AMD. D’après Intel, ce bus délivrera jusqu’à 25,6 Go/s par lien. Point à point, ce bus pourra relier deux processeurs directement entre eux (sans passer par le chipset) ou un processeur au chipset (un lien dédié à chaque CPU). Bref, c’est la fin du goulet d’étranglement FSB.

 

Image-13.png

 

 

Par ailleurs, chaque CPU Nehalem aura un contrôleur mémoire intégré, pouvant gérer la DDR3 triple canal. Grâce à la DDR3-1333 sur trois canaux, et à ce lien unique à chaque CPU, la bande passante mémoire disponible pour un Nehalem sera 4x supérieure à celle dont bénéficie un Xeon Harpertown actuel dans un système bi-socket.

 

Amélioration de l’IPC

 

Image-9.png

 

D’autre part, Intel a cherché à optimiser les coeurs d’exécution de ses CPU. Par l’arrivée de nouvelles instructions “SSE 4.2”, mais aussi par d’autres optimisations plus subtiles. Ainsi le prédicteur de branchement reçoit un nouvel étage, le tampon de chargement des instructions out-of-order a grossi, les algorithmes internes de synchronisation des threads ont été accélérés etc. Sans oublier le retour de l’HyperThreading, renommé Simultaneous Multi-threading, et annoncé comme “extrêmement efficace énergétiquement” et boosté par le plus grand cache et la bande passante mémoire plus importante du Nehalem.

 

Nouvelle architecture de cache unifié

 

Le cache, justement, parlons-en. Un CPU Nehalem pourra posséder jusqu’à huit coeurs. Chacun aura un cache L1 de 64 ko (32 ko pour les données, 32 ko pour les instructions), et un cache L2 de 256 ko. Le cache L3 sera partagé par tous les coeurs, et d’une taille maximale de 8 Mo. Il aura la particularité d’être de type inclusif, c’est-à-dire que toutes les données présentes dans les caches L1 et L2 seront forcément dans le L3. L’intérêt est de raccourcir les périodes de recherche dans le cache par un coeur. En effet, si une donnée n’est pas dans le L3, elle ne sera pas dans les L1 ou L2 individuels des coeurs.

 

Image-11.png

 

Image-14.png

 

Enfin, Intel a également amélioré la gestion de l’énergie sur Nehalem. Tant d’avantages sur le papier dont nous verrons les répercussions en pratique dès la fin de l’année. Patience, patience...

 

source : http://www.presence-pc.com/actualite/Nehalem-architecture-28397/

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this  



×
×
  • Create New...